Macintosh IIci RAM and ROM Pathways

From 68kMLA Wiki
Jump to: navigation, search

This document is intended to assist people that are attempting to troubleshoot memory problems in a Macintosh IIci for purposes of trace repair. By using the following tables, it is possible to more easily test the continuity between RAM and ROM address and data pathways.

Data (DxA, DxB) and Address (AxA, AxB) pins are not common between RAM Banks A and B. Data bits from Banks A and B are multiplexed together with the 74F245 chips (next section).

RAM Bank B RAM Bank A
60 VCC 30 VCC 60 VCC 30 VCC 60 VCC 30 VCC 60 VCC 30 VCC
59 DP1 29 DP2 59 DP3 29 DP4 59 DP1 29 DP2 59 DP3 29 DP4
58  !CASP1 28  !CASP2 58  !CASP3 28  !CASP4 58  !CASP5 28  !CASP6 58  !CASP7 28  !CASP8
57  !RS1 27  !RS1 57  !RS2 27  !RS2 57  !RS3 27  !RS3 57  !RS4 27  !RS4
56 QP1 26 QP2 56 QP3 26 QP4 56 QP5 26 QP6 56 QP7 26 QP8
55 D31B 25 D23B 55 D15B 25 D7B 55 D31A 25 D23A 55 D15A 25 D7A
54 A11B 24 A11B 54 A11B 24 A11B 54 A11A 24 A11A 54 A11A 24 A11A
53 D30B 23 D22B 53 D14B 23 D6B 53 D30A 23 D22A 53 D14A 23 D6A
52 GND 22 GND 52 GND 22 GND 52 GND 22 GND 52 GND 22 GND
51  !WE 21  !WE 51  !WE 21  !WE 51  !WE 21  !WE 51  !WE 21  !WE
50 D29B 20 D21B 50 D13B 20 D5B 50 D29A 20 D21A 50 D13A 20 D5A
49 A10B 19 A10B 49 A10B 19 A10B 49 A10A 19 A10A 49 A10A 19 A10A
48 A9B 18 A9B 48 A9B 18 A9B 48 A9A 18 A9A 48 A9A 18 A9A
47 A8B 17 A8B 47 A8B 17 A8B 47 A8A 17 A8A 47 A8A 17 A8A
46 D28B 16 D20B 46 D12B 16 D4B 46 D28A 16 D20A 46 D12A 16 D4A
45 A7B 15 A7B 45 A7B 15 A7B 45 A7A 15 A7A 45 A7A 15 A7A
44 A6B 14 A6B 44 A6B 14 A6B 44 A6A 14 A6A 44 A6A 14 A6A
43 D27B 13 D19B 43 D11B 13 D3B 43 D27A 13 D19A 43 D11A 13 D3A
42 A5B 12 A5B 42 A5B 12 A5B 42 A5A 12 A5A 42 A5A 12 A5A
41 A4B 11 A4B 41 A4B 11 A4B 41 A4A 11 A4A 41 A4A 11 A4A
40 D26B 10 D18B 40 D10B 10 D2B 40 D26A 10 D18A 40 D10A 10 D2A
39 GND 9 GND 39 GND 9 GND 39 GND 9 GND 39 GND 9 GND
38 A3B 8 A3B 38 A3B 8 A3B 38 A3A 8 A3A 38 A3A 8 A3A
37 A3B 7 A3B 37 A3B 7 A3B 37 A3A 7 A3A 37 A3A 7 A3A
36 D25B 6 D17B 36 D9B 6 D1B 36 D25A 6 D17A 36 D9A 6 D1A
35 A1B 5 A1B 35 A1B 5 A1B 35 A1A 5 A1A 35 A1A 5 A1A
34 A0B 4 A0B 34 A0B 4 A0B 34 A0A 4 A0A 34 A0A 4 A0A
33 D24B 3 D16B 33 D8B 3 D0B 33 D24A 3 D16A 33 D8A 3 D0A
32  !CAS1 2  !CAS2 32  !CAS3 2  !CAS4 32 !CAS5 2 !CAS6 32 !CAS7 2 !CAS8
31 VCC 1 VCC 31 VCC 1 VCC 31 VCC 1 VCC 31 VCC 1 VCC






The four 74F245 chips appear to multiplex between memory banks A and B.

VCC Z1 D24B D25B D26B D27B D28B D29B D30B D31B
20 19 18 17 16 15 14 13 12 11
UJ6 – 74F245 – Octal Bidirectional Transceiver with 3-state Outputs
1 2 3 4 5 6 7 8 9 10
Z2 D24A D25A D26A D27A D28A D29A D30A D31A GND



VCC Z1 D16B D17B D18B D19B D20B D21B D22B D23B
20 19 18 17 16 15 14 13 12 11
UJ7 – 74F245 – Octal Bidirectional Transceiver with 3-state Outputs
1 2 3 4 5 6 7 8 9 10
Z2 D16A D17A D18A D19A D20A D21A D22A D23A GND



VCC Z1 D8B D9B D10B D11B D12B D13B D14B D15B
20 19 18 17 16 15 14 13 12 11
UJ8 – 74F245 – Octal Bidirectional Transceiver with 3-state Outputs
1 2 3 4 5 6 7 8 9 10
Z2 D8A D9A D10A D11A D12A D13A D14A D15A GND



VCC Z1 D0B D1B D2B D3B D4B D5B D6B D7B
20 19 18 17 16 15 14 13 12 11
UJ9 – 74F245 – Octal Bidirectional Transceiver with 3-state Outputs
1 2 3 4 5 6 7 8 9 10
Z2 D0A D1A D2A D3A D4A D5A D6A D7A GND






The Data bits (DxB) are connected directly to the RAM bank B data bits, which are also connected directly to the onboard ROM data bits. The address bits (AxC) are in common with onboard ROM, but not with RAM.

ROM SIMM Slot
64 GND 32 A7C
63 VCC 31 A6C
62 D31B 30 GND
61 D30B 29 D15B
60 D29B 28 D14B
59 D28B 27 D13B
58 D27B 26 D12B
57 D26B 25 D11B
56 D25B 24 D10B
55 D24B 23 D9B
54 D23B 22 D8B
53 D22B 21 D7B
52 D21B 20 D6B
51 D20B 19 D5B
50 D19B 18 D4B
49 D18B 17 D3B
48 D17B 16 D2B
47 D16B 15 D1B
46 VCC 14 D0B
45 [A?] 13 VCC
44 [A?] 12  !OE
43 [A?] 11  !CE
42 [!WE] 10 GND
41 A16C 9 A5C
40 A15C 8 A4C
39 A14C 7 A3C
38 A13C 6 A2C
37 A12C 5 A1C
36 A11C 4 A0C
35 A10C 3 [A?]
34 A9C 2 [A?]
33 A8C 1 VCC






The Data bits (DxB) are connected directly to the RAM bank B data bits, which are also connected directly to the ROM SIMM slot. The address bits (AxD) are in common with the ROM SIMM slot, but not in common with RAM.

VCC NC NC A14C A13C A8C A9C A11C  !OE A10C  !CE D7B D6B D5B D4B D3B
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17
UM9 (LL) – TC531001CP – 128 x 8 bit CMOS Mask ROM
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
NC A16C A15C A12C A7C A6C A5C A4C A3C A2C A1C A0C D0B D1B D2B GND



VCC NC NC A14C A13C A8C A9C A11C  !OE A10C  !CE D15B D14B D13B D12B D11B
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17
UM10 (ML) – TC531001CP – 128 x 8 bit CMOS Mask ROM
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
NC A16C A15C A12C A7C A6C A5C A4C A3C A2C A1C A0C D8B D9B D10B GND



VCC NC NC A14C A13C A8C A9C A11C  !OE A10C  !CE D23B D22B D21B D20B D19B
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17
UM11 (MH) – TC531001CP – 128 x 8 bit CMOS Mask ROM
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
NC A16C A15C A12C A7C A6C A5C A4C A3C A2C A1C A0C D16B D17B D18B GND



VCC NC NC A14C A13C A8C A9C A11C  !OE A10C  !CE D31B D30B D29B D28B D27B
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17
UM12 (HH) – TC531001CP – 128 x 8 bit CMOS Mask ROM
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
NC A16C A15C A12C A7C A6C A5C A4C A3C A2C A1C A0C D24B D25B D26B GND